

BÀI THỰC HÀNH SỐ 3

Thiết kế và mô phỏng mạch đếm đồng bộ 2-bit sử dụng JK Flip Flop

I. Mục tiêu


Bài thực hành này sẽ giúp sinh viên vận dụng định lý De Morgan một để thiết kế JK FF từ mạch D FF cho trước mà chỉ sử dụng cổng NAND2, đồng thời cũng sinh viên ôn tập lại quy trình thiết kế mạch đếm bất đồng bộ sử dụng JK FF.

II. Thiết kế và mô phỏng JK Flip Flop từ D Flip Flop

1. Bảng chân trị

D	CLK	Q	$\sim Q$
0	↑	0	1
1	↑	1	0

2. Schematic và symbol của D FF



- Sinh viên tự chọn W/L của CMOS
- Tiến hành mô phỏng mạch

3. Layout DFF và mô phỏng

- Sinh viên layout đúng function
- Tiến hành mô phỏng post layout

4. Thiết kế schematic, layout và mô phỏng JK Flip Flip từ DFF

- Vận dụng các kiến thức đã học, sinh viên tiến hành chuyển DFF thành JK FF, từ đó áp dụng định luật De Morgan để chuyển tất cả các cổng khác chỉ dùng cổng NAND2

Lưu ý: sinh viên không chỉnh sửa thông số D FF đã thiết kế


5. Yêu cầu trong bài báo cáo ở phần này(Schematic và layout)

- Bảng W/L của từng NMOS và PMOS, giải thích cách chọn

- Hình ảnh schematic, symbol, layout của D FF và JK FF
- Rise time và fall time của tín hiệu output D FF và JK FF, rút ra nhận xét
- Hình ảnh kết quả mô phỏng schematic và layout D FF và JK FF
- Đo delay từ input đến output của D FF và JK FF, rút ra nhận xét

III. Thiết kế và mô phỏng mạch đếm đồng bộ 2bit sử dụng JK FF

1. Sơ đồ chuyển trạng thái



2. Thiết kế schematic, layout và mô phỏng mạch đếm đồng bộ dùng JK FF
 - Sinh viên vận dụng kiến thức đã học để thiết kế mạch đếm này
3. Yêu cầu trong bài báo cáo ở phần này
 - Sinh viên trình bày chi tiết cách thiết kế
 - Hình ảnh schematic, symbol, layout của mạch đếm này
 - Hình ảnh kết quả mô phỏng schematic và layout

HẾT